来自当知百科
2010年9月5日 (日) 03:45老生常庸讨论 | 贡献的版本

(差异) ←上一版本 | 最后版本 (差异) | 下一版本→ (差异)
跳转到: 导航搜索

  DDR3在DDR2基础上采用的新型设计:

  1.8bit预取设计,而DDR2为4bit预取,这样DRAM内核的频率只有接口频率的1/8,DDR3-800的核心工作频率只有100MHz。

  2.采用点对点的拓朴架构,以减轻地址/命令与控制总线的负担。

  3.采用100nm以下的生产工艺,将工作电压从1.8V降至1.5V,增加异步重置(Reset)与ZQ校准功能。

  DDR3与DDR2几个主要的不同之处 :

  1.突发长度(Burst Length,BL)

  由于DDR3的预取为8bit,所以突发传输周期(BurstLength,BL)也固定为8,而对于DDR2和早期的DDR架构系统,BL=4也是常用的,DDR3为此增加了一个4bit BurstChop(突发突变)模式,即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输,届时可通过A12地址线来控制这一突发模式。而且需要指出的是,任何突发中断操作都将在DDR3内存中予以禁止,且不予支持,取而代之的是更灵活的突发传输控制(如4bit顺序突发)。

  2.寻址时序(Timing)

  就像DDR2从DDR转变而来后延迟周期数增加一样,DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2~5之间,而DDR3则在5~11之间,且附加延迟(AL)的设计也有所变化。DDR2时AL的范围是0~4,而DDR3时AL有三种选项,分别是0、CL-1和CL-2。另外,DDR3还新增加了一个时序参数——写入延迟(CWD),这一参数将根据具体的工作频率而定。

  3.DDR3新增的重置(Reset)功能

  重置是DDR3新增的一项重要功能,并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能,如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时,DDR3内存将停止所有操作,并切换至最少量活动状态,以节约电力。

  在Reset期间,DDR3内存将关闭内在的大部分功能,所有数据接收与发送器都将关闭,所有内部的程序装置将复位,DLL(延迟锁相环路)与时钟电路将停止工作,而且不理睬数据总线上的任何动静。这样一来,将使DDR3达到最节省电力的目的。

  4.DDR3新增ZQ校准功能

  ZQ也是一个新增的脚,在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集,通过片上校准引擎(On-DieCalibrationEngine,ODCE)来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后,将用相应的时钟周期(在加电与初始化之后用512个时钟周期,在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期)对导通电阻和ODT电阻进行重新校准。

  5.参考电压分成两个

  在DDR3系统中,对于内存系统工作非常重要的参考电压信号VREF将分为两个信号,即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ,这将有效地提高系统数据总线的信噪等级。

  6.点对点连接(Point-to-Point,P2P)

  这是为了提高系统性能而进行的重要改动,也是DDR3与DDR2的一个关键区别。在DDR3系统中,一个内存控制器只与一个内存通道打交道,而且这个内存通道只能有一个插槽,因此,内存控制器与DDR3内存模组之间是点对点(P2P)的关系(单物理Bank的模组),或者是点对双点(Point-to-two-Point,P22P)的关系(双物理Bank的模组),从而大大地减轻了地址/命令/控制与数据总线的负载。而在内存模组方面,与DDR2的类别相类似,也有标准DIMM(台式PC)、SO-DIMM/Micro-DIMM(笔记本电脑)、FB-DIMM2(服务器)之分,其中第二代FB-DIMM将采用规格更高的AMB2(高级内存缓冲器)。

  面向64位构架的DDR3显然在频率和速度上拥有更多的优势,此外,由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能,在功耗方面DDR3也要出色得多,因此,它可能首先受到移动设备的欢迎,就像最先迎接DDR2内存的不是台式机而是服务器一样。在CPU外频提升最迅速的PC台式机领域,DDR3未来也是一片光明。目前Intel预计在明年第二季所推出的新芯片-熊湖(BearLake),其将支持DDR3规格,而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格。

  DDRIII当家 最快2009年

  以目前DDRII当红的状况推估,DDRIII最快要到2009年时,才会成为DRAM市场的主流规格。DDRII在2004年初开始在PC应用市场萌芽,但受DRAM厂0.11微米制程转换不顺,以及英特尔晶片组缺货影响,直到去年第四季产出才达30%,预估今年第二季后才会超越50%,DDRII从萌芽到成熟,超过二年,成为主流的时程较厂商预期晚一年。

  由于DDRII成为主流时程递延,也使得DDRIII进度受到影响。英特尔已将DDRIII上市时间延至2007年,DRAM厂部分,最快会在下半年起进入工程样品

  (ENGINEERING SAMPLE)阶段,最快明年下半年开始试产。

  在晶片组市场方面,Intel支援DDRIII的晶片组最快明年第二季后上市,超微则因支援DDRII的微处理器在今年中才会问世,因此支援DDRIII的时程恐要到2008年以后。

  预估DRIII在2008年底有机会达到DRAM市场30%比重,最快2009年才有机会成为主流,不过,如果DRAM厂在70奈米制程转换上又出现不顺,DDRIII正式普及的时间将会再往后延。

个人工具
名字空间

变换
查看
操作
导航
工具箱